Die Evolution der Geschwindigkeit: Jede Generation eine Verdopplung
Das Grundprinzip von PCI-Express bleibt auch bei der achten Generation bestehen: Der Durchsatz wird im Vergleich zum direkten Vorgänger (PCIe 7.0) erneut verdoppelt. Während PCIe 7.0 bereits extreme 128 GT/s (Gigatransfers pro Sekunde) bietet, schraubt PCIe 8.0 die Rohbitrate auf atemberaubende 256 GT/s.
Für dich in der Praxis bedeutet das bei den maximalen Bandbreiten:
- x16-Konfiguration (z. B. Grafikkarten/KI-Beschleuniger): Bis zu 1.024 GB/s – also glatt 1 TByte/s an bidirektionaler Gesamtbandbreite (512 GB/s pro Richtung).
- x4-Konfiguration (typisch für M.2-NVMe-SSDs): Stolze 128 GB/s Bandbreite in eine Richtung (256 GB/s bidirektional).
Zum Vergleich: Heutige High-End-SSDs auf Basis des aktuellen PCIe 5.0-Standards reizen ihre vier Lanes mit maximal rund 14 bis 15 GB/s bereits komplett aus. Eine zukünftige PCIe 8.0-SSD wird somit auf derselben Steckplatz-Größe mehr als achtmal so schnell sein wie die aktuelle Consumer-Oberklasse.
Beispielbild- AI generiert
PAM4-Modulation und die Jagd nach der Signalintegrität
Technologisch setzt PCIe 8.0 wie schon die Generationen 6.0 und 7.0 auf die sogenannte PAM4-Signaltechnik (Pulsamplitudenmodulation mit 4 Stufen) in Kombination mit dem hocheffizienten Flit-Mode-Encoding und einer integrierten Vorwärtsfehlerkorrektur (Forward Error Correction, FEC). Statt wie früher bei NRZ (Non-Return-to-Zero) nur Einsen und Nullen (2 Zustände) zu übertragen, erlaubt PAM4 vier Spannungszustände und kann somit zwei Bits pro Taktzyklus übertragen.
Das Problem dabei: Je höher die Frequenz und je feiner die Spannungsunterschiede, desto anfälliger wird das Signal für Störungen wie Dämpfung und Rauschen. Bei 256 GT/s ist der Signalverlust auf herkömmlichen Mainboard-Leiterbahnen so drastisch, dass Datenpakete bereits nach wenigen Zentimetern unlesbar werden würden. Das fehlerfreie Einhalten der extrem niedrigen Latenzen erfordert daher radikale Neuerungen auf der physischen Ebene.
Das Ende des klassischen Slots: Neue Materialien und Steckverbinder
Genau hier liegt der Knackpunkt, warum die physischen Slots auf den Mainboards komplett überarbeitet werden müssen. Die PCI-SIG evaluiert im aktuellen Draft-0.5-Stadium völlig neue Verbindungstechnologien (Connector-Designs) und deutlich engere mechanische Toleranzen:
- Neue Basismaterialien: Herkömmliches, günstiges Mainboard-Material (wie das weit verbreitete FR4) dämpft hochfrequente Signale viel zu stark. Mainboard-Hersteller müssen flächendeckend auf extrem hochwertige, verlustarme Substrate mit deutlich mehr Platinen-Layern ausweichen.
- Veränderte Pin-Architektur: Um das gefürchtete Übersprechen (Cross-Talk) zwischen den winzigen, dicht beieinanderliegenden Datenleitungen direkt im Slot zu verhindern, wird das physische Innendesign des PCIe-Steckplatzes modifiziert.
- Kabel statt Leiterbahnen: Intern zeichnet sich ein klarer Trend ab, längere Strecken im Gehäuse nicht mehr über die Hauptplatine zu jagen. Stattdessen werden spezialisierte Kupfer- oder sogar optische Kabelsysteme (wie die neue „CopprLink“-Spezifikation der PCI-SIG) genutzt, um Peripherie direkt und verlustfrei an die CPU anzubinden.
Trotz dieser tiefgreifenden mechanischen Änderungen betont die PCI-SIG ausdrücklich, dass die Abwärtskompatibilität zu älteren PCIe-Generationen oberste Priorität hat. Wie genau dieser Spagat aus neuem, optimiertem Slot-Design und voller Kompatibilität gelöst wird, ist einer der Kernpunkte der laufenden Entwicklungsphase.
Wer braucht das und wann kommt es?
Es ist kein Geheimnis, dass PCIe 8.0 primär nicht für klassische Gaming-PCs entwickelt wird. Die treibende Kraft hinter dieser brutalen Bandbreite ist der anhaltende KI-Boom, Big Data und High-Performance Computing (HPC) in modernen Rechenzentren. KI-Modelle und Large Language Models (LLMs) werden immer komplexer; der Datenaustausch zwischen riesigen Clustern aus Grafikprozessoren (GPUs) und schnellen Speichersystemen ist der größte Flaschenhals der heutigen IT-Infrastruktur.
Der offizielle Zeitplan der PCI-SIG sieht wie folgt aus:
- 2028: Erwartete finale Ratifizierung der Spezifikation 1.0.
- Ab 2029 / 2030: Erste kommerzielle Einsätze in hochmodernen Enterprise-Servern und Rechenzentren.
- Ab ca. 2031: Frühestmögliche (und schrittweise) Ankunft im normalen Consumer-Markt für absolute High-End-Workstations.
